【VIM】Verilog开发环境配置

发表于2024-02-01|更新于2024-03-27

|总字数:32|阅读时长:1分钟|浏览量:|评论数:

【VIM】Verilog开发环境配置

代码补全

snippets

自动例化

automatic-verilog

代码格式化

tabular

语法检查

ale (linter:verilator)

文章作者: planckgh

文章链接: https://planckzgh.github.io/2024/02/01/%E3%80%90VIM%E3%80%91Verilog%E5%BC%80%E5%8F%91%E7%8E%AF%E5%A2%83%E9%85%8D%E7%BD%AE/

版权声明: 本博客所有文章除特别声明外，均采用 CC BY-NC-SA 4.0 许可协议。转载请注明来源 planckgh！

评论